



Cadence Virtuoso 使用教程

以晶体管特性仿真为例
集成电路设计工程 -25 秋



- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建





- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建


创建新的Library & Cell



- 在work(或自己命名的工作目录)下点击右键，open in terminal
- 键入virtuoso &，调用virtuoso.





- CIW随之打开.





创建新的Library & Cell

- 点击CIW中的Tools -> Library Manager
- 在打开的Library Manager中再次确认TSMC N65库以配置好；
- 点击“Show categories”可以分类别显示工艺库中的元件。




创建新的Library & Cell

- 点击Library Manager中的File -> New -> Library，以创建新的设计library
- 选择项目目录路径，并输入 Single_Transistor_Design(示例)，然后点击OK；
- 在弹出的窗口中选择“Attach to an existing technology library”。




创建新的Library & Cell

- 在弹出的窗口中选择tsmcN65，点击OK;
- 新建的library出现在Library Manager中;
- 选中Single_Transistor_Design,点击File -> New -> Cell View.






创建新的Library & Cell

- 此时，New File窗口已运行，须在底部tabs中点击[New File]



- 在New File窗口中键入Cell的名称，然后点击OK；
- 在 Single_Transistor_Design库中，一个名为“NMOS_48um_1”的新的cell及 schematic cellview已被创建；空白的schematic cellview将自动打开。






- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建

原理图设计及Symbol生成



- 在打开的空白schematic中绘制原理图如下：
- 常用schematic快捷键参考<https://blog.csdn.net/wxqyppqm/article/details/131045710>



- 此处以单管共源级为例，晶体管的body与source分配为VSS。
- 以第一次作业为例，请各位同学在指定的总Width下设计晶体管的w、Number of Fingers、Multiplier；计算关系是
$$Total\ Width = w \times Number\ of\ Fingers \times Multiplier$$

原理图设计及Symbol生成

- 在schematic菜单栏中点击Create->Cellview->From Cellview:
- 在弹出的窗口中直接点击OK;





原理图设计及Symbol生成

- 在弹出的Symbol Generation Options窗口中将Pin分配到合理的位置;
- 生成的Symbol形状为默认的矩形。为直观起见，需编辑Symbol;
- 点击菜单栏“Create Line”图标，可绘制Symbol形状;
- 绘制好的Symbol如右图所示。



- 在本例子中，由于电路简单，生成Symbol并非一个必要的过程；但当涉及到更大规模的电路设计时，生成Symbol是层次化设计的关键步骤。推荐各位同学养成良好的设计习惯！








- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建




创建Testbench


- 关闭原理图Schematic和Symbol,回到Library Manager,点击File -> New -> Cell View;
- 在空白的Testbench原理图中, 按快捷键i, 调用刚刚生成的Symbol;
- 选中NMOS_48um_1的Symbol,按快捷键e,可进入并编辑其Schematic;Ctrl+E回到上层。



创建Testbench

- 在Testbench原理图中加入激励源(analoglib->vdc), 如下图所示;
- 完整的Testbench原理图如右下图所示; 按shift+x可check and save。






- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建



仿真器设置

- 在Testbench原理图中，点击左上角Launch->ADE Explorer;选择Create New View, OK.
- 在弹出的窗口中修改cell名称为NMOS_48um_sim,点击OK。打开的maestro仿真界面如右图所示。




仿真器设置

- 设置PDK路径：点击菜单栏中的Setup->Model Libraries.
- 在弹出的窗口中取消勾选最后5个model files，后点击OK。




仿真器设置

- 添加设计变量到仿真器：在窗口左侧，找到Design Variables，选择copy from cellview.
- Testbench原理图中的设计变量VDS、VGS自





Design Variables		
VDS	1	
VGS	0.5	



Variables,
为其默认值。



仿真器设置

- 添加仿真：在窗口左侧部分，找到Analyses；点击click to add analysis.
- 在弹出的窗口选择DC仿真， save DC Operating Points;
- 在sweep variable中选择design variable, 点击select design variable, 选择VGS
- 设置sweep range从0V到1V， linear sweep, step size=0.1V.
- 点击OK，完整设置如右图所示。





仿真器设置


- 预设电流保存节点：仿真器不会自动保存电流数据，因此如需查看电流数据，需在仿真运行前预设电流保存节点。
- 点击菜单栏outputs->to be saved->select on design; 将自动跳转至testbench原理图界面，点击漏极节点如右图所示，然后按ESC退出选择即可。



仿真器设置

- 运行仿真：点击菜单栏Simulation->Netlist and Run, 稍等片刻。
- 查看弹出的仿真日志，确认没有error，然后直接关闭日志窗口。







- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 表达式创建


仿真结果查看


- 点击菜单栏Results->direct plot->main form;
- 将自动跳转至Testbench原理图界面，在窗口中选择current，勾选add to outputs，点击漏极电流节点。



仿真结果查看

- I_d 随 V_{GS} 的变化曲线plot如图所示。








- 创建新的Library & Cell
- 原理图设计及Symbol生成
- 创建Testbench
- 仿真器设置
- 仿真结果查看
- 参数扫描设置&表达式创建



参数扫描设置&表达式创建

- 参数扫描设置：当需要观察对比电路在变量不同值下的性能时，可用参数扫描功能；
- 双击窗口左侧Design Variables下目标变量的值，以VGS为例，输入扫描范围及步长；
- 修改dc analysis的设置如图2所示，取消勾选design variables选项。
- Netlist and Run.






参数扫描设置&表达式创建

- 表达式创建: cadence virtuoso支持用calculator生成用户关心的性能表达式;
- 此处展示用calculator生成 g_m vs V_{GS} 及 g_m/i_d vs V_{GS} 的过程。
- 点击菜单栏Tools->calculator;
- 在calculator窗口点击Tools->Browser,调出results browser。




参数扫描设置&表达式创建

- 调出的Results browser如图所示;
- 在Results browser中依次展开如图目录,找到MOS管M0; 在左下角signals中找到 g_m .
- 右键 g_m ,点击calculator,可在calculator中看到晶体管M0的 g_m 表达式。





参数扫描设置&表达式创建

- 点击如左图所示按钮，将该表达式保存到ADE Outputs;
- 回到maestro窗口，可以看到output列表中已经加入了gm表达式;
- 双击name列的空白处，将该表达式命名为gm。



参数扫描设置&表达式创建


- 在Results browser窗口中以同样的方法找到MOS管的id，加入calculator;
- 在calculator编辑表达式 gm/id ，如右图所示，send to outputs;
- 在maestro窗口的给新加入的表达式命名为 am/id .




Name	Type	Details	Plot	Save	Spec
gm	signal (I)	/I0/Drain	☐	☒	
gm	expr	pv("I0.M0" * gm) ?result *dcOpInfo)	☒	☐	
gm/id	expr	(pv("I0.M0" * gm) ?result *dcOpInfo) / pv("I0.M0" * id) ?result *dcOpInfo)	☒	☐	

参数扫描设置&表达式创建


- 在maestro窗口的菜单栏点击Results->Plot Outputs->Expressions.
- 该操作会plot出所有勾选了“plot”的outputs.




参数扫描设置&表达式创建



- Plot结果如图所示.
- 结果界面中常见的快捷键：m(标识数据点) v(标识垂直线) h(标识水平线)等.
- 右键数据结果名称可修改曲线属性。



Appendix



- 给各位提供virtuoso软件使用的参考资料：
- <https://zhuanlan.zhihu.com/p/372495688> 仿真器
- <https://www.bilibili.com/opus/937246062538653736> Calculator
- https://blog.csdn.net/Programmer_jzm/article/details/121348948 快捷键